기본 논리 회로 실험 Down

기본 논리 회로 실험 Down

문서자료 (Down).zip

기본 논리 회로 실험

AND,OR,NOT,NAND,NOR 게이트의 기본적인 논리함수를 이해하는 논리회로실험 리포트입니다. 레포트 작성에 유용하게 활용이 있으리라 생각합니다. 다들 좋은 레포트 쓰시길 바랍니다. 기본논리회로실험

1. 실험제목

2. Abstract

3. 이론

4. Simulation

5. 실험 결과

6. 고찰 ☞ 바이플러 로직 IC는 TTL(Transistor Transistor Logic)로 대표되는 포화형 논리 회로와 ECL(Emitter Coupled Logic)로 대표되는 비포화형 논리 회로로 크게 나누어진다. TTL은 서기 1965년경부터 현재에 이르기까지 가장 많이 또한 장기간 생산되고, 전자 계산기, 기타 산업기기나 민생용 기기 등 광범위에 걸쳐 사용되어 왔다. 그러나 서기 1970년경부터 쇼트키 배리어 다이오드(이하SBD라 한다) 클래프에 의한 트리지스터의 포화 제어나 제조 프로세스의 개량 등에 의해 고속화, 저소비 전력이 추구되고, 현재에는 전파 시간이 종래 TTL의 1/2(6ns/게이크), 소비 전력은 1/5(2mW/게이트)의 성능을 가지는 로파워 쇼트키 TTL(이하 LSTTL이라 한다)로까지 발전하여 왔다.
☞ 기본 논리 회로의 AND, NOT, OR, NAND 등의 연산을 수행하는 IC가 있다. 이를 사용할 줄 알고 그 차이를 안다.

3. 이론

☞ LSTTL의 칩 구조는 종래의 TTL과 마찬가지로 플레이너법에 의해 형성하고 있다. 즉 p형 기판의 위에 플로팅 컬렉터를 형성하는 n+ 형을 확산하고, n형의 에피택시얼 성장에 의해 컬렉터층을 형성하고, 그후 소자간을 분리하는 분리 확산, 베이스 확산,이미터 확산, 콘택트 홀 형성, Al 배선을 한다. 다른 점은 수 10kΩ의 저항을 형성하기 위한 농도가 낮은 p형 확산의 추가 및 SBD를 형성하기 위해서 Si과 Al의 콘택트부에 Pt-TiW의 박막을 개재시키고 있는 것이다. 여기서 TiW의 박막은 Al이 Pt를 통해서 Si에 확산하는 것을 방지하는 역할을 시킨 것이며, 이것에 의해서 신뢰성의 향상을 꾀하고 있다. 치수적으로는 소전류로 트랜지스터를 구동시키기 위해서 기생 용량에 의한 시정수를 작게 할 필요가 있으며, 에피택시얼 층의 두께를 약 2μm로하여 종래의 TTL의 약 1/3으로 하고 있다. 또한, 베이스 및 이미터 확산도 1μm 이하의 얕은 확산을 사용하고 있다.


자료출처 : http://www.ALLReport.co.kr/search/Detail.asp?pk=16183520&sid=sanghyun7776&key=



[문서정보]

문서분량 : 19 Page
파일종류 : HWP 파일
자료제목 : 기본 논리 회로 실험
파일이름 : 기본 논리 회로 실험.hwp
키워드 : 기본,논리,회로,실험
자료No(pk) : 16183520